ERROR PROCESSING YSTEM FOR BUS EXTENSIG CONTROLLER		
Patent Number:	JP7098675	51
Publication date:	1995-04-11	
Inventor(s):	KATAGIRI YOSHIHIKO	~~
Applicant(s):	SHIKOKU NIPPON DENKI SOFTWARE KK	÷
Requested Patent:	☐ <u>JP7098675</u>	•
Application Number	: JP19930241885 19930929	
Priority Number(s):		
IPC Classification:	G06F13/00; G06F13/36	
EC Classification:	·	
Equivalents:		
Abstract		

PURPOSE:To shorten a delay time at the time of receiving an access request to an extended bus from a central processing unit, and activating an extended bus cycle by a bus extension controller. CONSTITUTION:When the abnormality of the request address of a common bus address line 11 is not detected, a bus timing converting part 40 operates an address signal interface 10 and a control signal interface 30 without waiting the error check of write data, and activates the extended bus cycle. When the error of write data is detected by an error detecting part 50, a write designation from the bus timing converting part 40 is converted into a read designation by a read/write converting part 60, and outputted to an extended bus read/write control line 32, while a data signal interface 20 is interrupted. Thus, an access which is originally write can be converted into read, and the writing of the error data can be prevented. When the error is not detected, the write cycle is started as it is, and a delay until the extended bus cycle is started is shortened.

Data supplied from the esp@cenet database - I2

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-98675

(43)公開日 平成7年(1995)4月11日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 13/00

13/36

301 D

520 C 8944-5B

審査請求 未請求 請求項の数1 OL (全 12 頁)

(21)出願番号

特願平5-241885

(71)出願人 000180379

(22)出願日

平成5年(1993)9月29日

愛媛県松山市衣山4丁目760番地 (72)発明者 片桐 慶彦

愛媛県松山市衣山四丁目760番地 四国日

本電気ソフトウェア株式会社内

四国日本電気ソフトウェア株式会社


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称】 バス拡張制御装置のエラー処理方式

(57)【要約】

【目的】中央処理装置から拡張パスに対するアクセス要 求を受け、パス拡張制御装置が拡張パスサイクルを起動 する際の遅延時間を短くする。

【構成】パスタイミング変換部40は、共通パスアドレ ス線11のリクエストアドレスに異常がなければ、ライ トデータのエラーチェックを待たずアドレス信号インタ フェース10、制御信号インタフェース30を動作さ せ、拡張パスサイクルを起動する。エラー検出部50が ライトデータのエラーを検出すると、データ信号インタ フェース20を遮断したまま、リードライト変換部60 がパスタイミング変換部40からのライト指定をリード 指定に変換し、拡張パスリード/ライト制御線32に出 力する。これにより本来ライトであるアクセスはリード に変換され、エラーデータの書き込みは防止される。エ ラーがなければ、そのままライトサイクルが開始され、 拡張パスサイクルを起動するまでの遅れが短くなる。



1

【特許請求の範囲】

【請求項1】 拡張バスに接続されている入出力装置や 記憶装置に対する中央処理装置からのアクセス要求を中 継する同期式のバス拡張制御装置のエラー処理方式にお いて、前記中央処理装置から受け取ったアドレスにエラ 一が検出されなければ前記アドレスを前記拡張バスに転 送して拡張バスサイクルを開始し、前記アドレスに続き 前記中央処理装置から受け取ったライトデータにエラー を検出した場合は、前記ライトデータの前記拡張パスへ の転送を抑止したまま前記ライトデータと共に受け取っ たライト指定をリード指定に変換して出力し、前記拡張 パスサイクルをリードサイクルとして終了させることを 特徴とするパス拡張制御装置のエラー処理方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はバス拡張制御装置のエラー処理方式に関し、特に拡張バスに接続された入出力装置や記憶装置に対する中央処理装置からのアクセス要求を中継する際に発生したエラーに対するパス拡張制御装置のエラー処理方式に関する。

[0002]

【従来の技術】図4は、拡張バスを使用した情報処理装置の一般的な構成を示すプロック図である。中央処理装置1,主記憶装置2及びバス拡張制御装置3が共通バス5に接続され、拡張バス6に接続された入出力装置または記憶装置4に対するアクセスは、バス拡張制御装置3を介して行われる。

【0003】共通パス5は、アドレス線、データ線と、パスサイクル開始指定、リード/ライト指定、パスサイクル終了指定(パス制御信号という)を伝達する各制御線とから成り、ライトサイクル及びリードサイクルに対応して、それぞれ単相クロックに同期して図5に示すような動作をする同期式パスである。

【0004】データの読み出し(リード)又は書き込み(ライト)を行う場合、中央処理装置1から、T1タイミングに、リクエストアドレスがアドレス線に、パスサイクル開始を示す"0"がパスサイクル開始制御線に出力され、続いてT2タイミングには、リード/ライト制御線にリード又はライトの指定に対応して、それぞれ"1"又は"0"が出力される。各制御線は、"0"と40"1"とハイインピーダンスの3状態をとり得るが、リード/ライト制御線はパスサイクル開始が指示された時点で、リード指定に対応する"1"の状態に設定される。又、パスサイクルの開始処理が終了すると、パスサイクル開始制御線およびパスサイクル終了制御線は、T2タイミングに共にパスサイクル中を示す"1"の状態となる。

【0005】 T 3 タイミングにおいて、パスサイクル終 制御線 4 6 に対し、それぞれ信号の転送を行う場合に 了を指示する "0" がパスサイクル終了制御線に出され "0" を、転送を行わない場合には "1" を出力し、デると、T 4 タイミングにパスサイクルが終了する。この 50 一夕方向制御線 2 4 にはリード/ライトに対応して

間、ライトサイクルの場合は、T2タイミングからT4タイミングまでライトデータをデータ線に出力し、リードサイクルの場合は、T3タイミングからT4タイミングまでの間にデータ線上のリードデータを読み込む。なお、パスサイクル終了制御線に"1"を出し続けることにより、パスサイクルを継続させる(Twで表す期間)ことができる。

2

【0006】従来のパス拡張制御装置のエラー処理方式は、拡張パスに接続されている入出力装置または記憶装置に対するアクセス要求を中継する際、中央処理装置から受け取ったアドレス、データ等の必要情報中にエラーを検出すると、パス拡張制御装置は拡張パスに出力すべきアクセス要求を抑止する動作を行っている。

【0007】図6は、従来のバス拡張制御装置の構成を 示すプロック図である。図6において、アドレス信号イ ンタフェース10は、共通パスアドレス線11からリク エストアドレスを受け取り、拡張パスアドレス線12に 出力する動作をする。なお、アドレス信号インタフェー ス10の動作はアドレス出力制御線13によって制御さ 20 れる。データ信号インタフェース20は、共通パスデー タ線21からデータを受け取って拡張パスデータ線22 に出力する動作と、拡張パスデータ線22からデータを 受け取って共通パスデータ線21に出力する動作をす る。データ信号インタフェース20は双方向インタフェ ースであり、データ転送方向および出力制御は、データ 方向制御線24及びデータ出力制御線23によってそれ ぞれ行われる。制御信号インタフェース30は、パスタ イミング変換部40aからのパス制御信号を拡張パスに 出力するインタフェースであり、開始指定中継線44を 介して受け取った拡張パスサイクル開始指定を拡張パス サイクル開始制御線31に、リード/ライト中継線45 aを介して受け取った拡張パスリード/ライト指定を拡 張パスリード/ライト制御線32に出力する動作をす る。なお、制御信号インタフェース30の出力制御は制 御信号出力制御線46によって行われる。

【0008】パスタイミング変換部40aは、パス制御信号の伝達タイミングを調整すると共に各インタフェースに制御信号を出力する制御部であり、共通パスサイクル開始制御線41,共通パスリード/ライト制御線42及び拡張パスサイクル終了制御線33から、それぞれ共通パスサイクル解が指定、共通パスリード/ライト指定および共通パスサイクル終了指定を受け取り、拡張パスサイクル関始指定、拡張パスリード/ライト指定および共通パスサイクル終了指定に変換し、開始指定中継線44,リード/ライト中継線45a及び共通パスサイクル終了制御線43に出力する。それと同時に、アドレス出力制御線43に出力する。それと同時に、アドレス出力制御線46に対し、それぞれ信号の転送を行う場合に"0"を、転送を行わない場合には"1"を出力し、データ方向制御線24にはリード/ライトに対応して

3

"0"及び"1"を出力する。

【0009】エラー検出部50は、共通パスアドレス線11及び共通パスデータ線21から受け取ったアドレス及びデータの正当性をチェックする検出部で、エラーを検出した場合には、エラー検出信号線51に"0"(正常時は"1")を出力してパスタイミング変換部40aに通知する。

【0010】次に、図6に示した従来のパス拡張制御装置の動作を説明する。まず最初に、中央処理装置からのライト要求に対し、パス拡張制御装置がライトデータ中 10のエラーを検出した場合のエラー処理動作について説明する。

【0011】図7は、この場合のバス拡張制御装置のエ ラー処理動作の波形図である。 t 1タイミングに、共通 パスアドレス線11にリクエストアドレスが、共通パス サイクル開始制御線41にパスサイクル開始を指示する "0" が入力され、 t 2タイミングに、共通パスデータ 線21にライトデータが、共通パスリード/ライト制御 線42にライト指定の"0"が入力される。エラー検出 部50は、t2タイミングまでに共通パスアドレス線1 1から受け取ったリクエストアドレスのエラーチェック を行い、 t 3タイミングまでに共通パスデータ線21か ら受け取ったライトデータのエラーチェックを行う。エ ラー検出部50がライトデータのエラーを検出すると、 t3タイミングにおいて、エラー検出信号線51に "0"を出力してパスタイミング変換部40aに通知す る。これを受けると、パスタイミング変換部40aは、 アドレス出力制御線13,データ出力制御線23,制御 信号出力制御線46に"1"を出力し続ける動作をす る。これにより拡張バスに対するバスサイクルの起動が 30 行われず、中央処理装置からのライト要求が抑止される ことになる。続いてt4タイミングにおいて、共通パス サイクル終了指定として共通パスサイクル終了制御線4 3に"0"を出力し、共通パスのライトサイクルを終了 させる。この間、データ方向制御線24には変化がな く、それまでの状態を維持する。図中に示す実線は前の 状態がライトの場合を、破線は前の状態がリードの場合 を表している。

【0012】続いて、中央処理装置から連続したライト 要求があり、各ライトサイクルが正常に動作した場合の 40 動作を、図8の波形図に従って説明する。

【0013】 u1タイミングに、共通パスアドレス線11にリクエストアドレスが、共通パスサイクル開始制御線41に"0"が入力され、続いてu2タイミングに、共通パスデータ線21にライトデータが、共通パスリード/ライト制御線42にライト指定の"0"が入力される。エラー検出部50は、上述したように、u2タイミングまでにリクエストアドレスのエラーチェックを、u3タイミングまでにライトデータのエラーチェックを行う。

【0014】エラーを検出しなかった場合は、エラー検 出部50はエラー検出信号線51に"1"を出力し続け る。この場合、パスタイミング変換部40aは、u3タ イミングに出力されるエラー検出信号を確認してから動 作するため、 u 4タイミングにアドレス出力制御線13 及び制御信号出力制御線46に"0"を出力し、拡張バ スアドレス線12にリクエストアドレスを、拡張パスサ イクル開始制御線31に開始指定中継線44を介して拡 張パスサイクル開始を指示する"0"を駆動する。この とき、拡張パスリード/ライト制御線32には、リード /ライト中継線45aを介してリード指定に当たる "1"が出力される。続いてu5タイミングには、デー 夕方向制御線24に"1"を、データ出力制御線23に "0"をそれぞれ出力し、拡張パスデータ線22にライ トデータを、拡張パスリード/ライト制御線32にライ ト指定の"0"を出力し、拡張バスにおける書き込み処 理が可能となる。このとき、拡張バスサイクル終了制御 線33はパスサイクル中を示す"1"の状態に保持され

【0015】拡張バスにおける書き込みが終了し、u7タイミングにおいて、バスタイミング変換部40aが拡張バスサイクル終了制御線33から拡張バスサイクル終了指定の"0"を受け取ると、u8タイミングにおいて、アドレス出力制御線13,データ出力制御線23及び制御信号出力制御線46に"1"を出力し、拡張バスアドレス線12,拡張バスデータ線22,拡張バスサイクル開始制御線31,拡張バスリード/ライト制御線32に対する拡張バス信号の駆動を中止し、共通バスサイクル終了制御線43に共通バスサイクル終了制定である"0"を出力して共通バスのライトサイクルを終了させる。

【0016】引き続き、uAタイミングから共通パスに対するライトサイクルが開始されると、上述したタイミングで拡張パスにライトサイクルを発生することになる。

【0017】以上がライトサイクルが正常に動作した際の従来の拡張バス制御装置の動作説明であるが、前述したように従来のエラー処理方式はエラー検出時には拡張バスにバスサイクルを発生させない方式であるため、必要情報をチェックした後に拡張バスサイクルを開始させており、共通バスサイクルの開始から拡張バスサイクルの開始までには3クロック周期の遅れが必要であった。 【0018】

【発明が解決しようとする課題】上述したように、従来のパス拡張制御装置のエラー処理方式は、ライトデータのエラーを検出した場合でも拡張パスにはパスサイクルを発生させないようアクセス要求の中継を抑止する方式のため、エラー検出時に共通パスサイクルを速やかに終了させることができるが、正常動作時には各必要情報の50 到着を待って処理するために遅延時間が大きく、処理速

5

度が遅くなるという欠点があった。なお、処理速度を速めるため単純に動作クロック周波数を高くする方法は、 高速なハードウェア素子を必要とし高価になるという問題点がある。

【0019】本発明の目的は、拡張バスに対するライト要求の正常動作時に、共通パスサイクルの開始から拡張バスサイクルの開始までに要する時間を短縮できるパス拡張制御装置のエラー処理方式を提供することにある。 【0020】

【課題を解決するための手段】本発明のバス拡張制御装置のエラー処理方式は、拡張バスに接続されている入出力装置や記憶装置に対する中央処理装置からのアクセス要求を中継する同期式のバス拡張制御装置のエラー処理方式において、前記中央処理装置から受け取ったアドレスにエラーが検出されなければ前記アドレスを前記拡張バスに転送して拡張バスサイクルを開始し、前記アドレスに続き前記中央処理装置から受け取ったライトデータにエラーを検出した場合は、前記ライトデータの前記拡張バスへの転送を抑止したまま前記ライトデータと共に受け取ったライト指定をリード指定に変換して出力し、前記拡張バスサイクルをリードサイクルとして終了させるよう構成されている。

[0021]

【実施例】次に、本発明の実施例について図面を参照して説明する。

【0022】図1は、本発明を用いたパス拡張制御装置の一実施例のプロック図である。

【0023】図1に示すバス拡張制御装置は、図6に示 した従来のバス拡張制御装置と同様に、アドレス信号イ ンタフェース10と、データ信号インタフェース20 と、制御信号インタフェース30と、パスタイミング変 換部40と、エラー検出部50とを備えており、パスタ イミング変換部40と制御信号インタフェース30との 間に、エラー検出部50がエラーを検出したときはバス タイミング変換部40からのライト指定をリード指定に 変換するリードライト変換部60を備えて構成されてい る。図6と同一符号のアドレス信号インタフェース1 0, データ信号インタフェース20, 制御信号インタフ ェース30及びエラー検出部50は、従来装置と同じ構 成で同一の動作をするが、パスタイミング変換部40は 40 従来装置のパスタイミング変換部40aとは異なり、リ クエストアドレスのエラーチェックに異常がなければ、 ライトデータのエラーチェックを特たずにアドレス信号 インタフェース10、制御信号インタフェース30に対 して制御信号を出力し、拡張パスサイクルを始動させ る。エラー検出部50の出力はエラー検出信号線51を 介してパスタイミング変換部40及びリードライト変換 部60に供給されており、リードライト変換部60は、 エラー検出信号線51からエラー検出を示す"0"を受 け取ると、リード/ライト中継線45を介してバスタイ 50 ミング変換部40から受け取ったライト指定を示す "0"をリード指定を示す "1"に変換し、リードライト変換出力線61に出力する。なお、リードライト変換部60は、例えばインバータとオアゲート又はアンドゲートとインバータで構成され、エラー検出信号線51が "1"の正常時には、リード/ライト中継線45の状態をそのままリードライト変換出力線61に出力する。

【0024】次に、図1のパス拡張制御装置の動作を説明する。まず最初に、中央処理装置からのライト要求におけるライトデータにエラーを検出した場合のエラー処理動作について、図2の波形図を参照して説明する。

【0025】 v1タイミングに、共通パスアドレス線1 1からリクエストアドレスを、共通パスサイクル開始制 御線41からパスサイクル開始の"0"を受け取り、v 2タイミングに、共通パスデータ線21からライトデー タを、共通パスリード/ライト制御線42からライト指 定の"0"を受け取る。エラー検出部50は、v2タイ ミングまでにリクエストアドレスのエラーチェックを、 v 3 タイミングまでにライトデータのエラーチェックを 20 行う。リクエストアドレスにエラーを検出しなかった場 合、v3タイミングまではエラー検出信号線51に "1"が出力されているため、パスタイミング変換部4 0は、v3タイミングにアドレス出力制御線13及び制 御信号出力制御線46に"0"を出力し、拡張バスアド レス線12にリクエストアドレスを、拡張バスサイクル 開始制御線31に拡張パスサイクル開始を指示する "0"を出力する。このとき、拡張バスリード/ライト 制御線32にはリード指定の"1"が出力される。

【0026】エラー検出部50がライトデータのエラー を検出すると、 v 3タイミングにエラー検出信号線51 に"0"を出力してパスタイミング変換部40及びリー ドライト変換部60に通知する。パスタイミング変換部 40は、v3タイミングに続いてv4タイミングには、 データ方向制御線24に"1"を出力し、リード/ライ ト中継線45にはライト指定の"0"を出力するが、エ ラー検出信号線51が"0"のためデータ出力制御線2 3に"1"を出し続け、拡張バスデータ線22へのライ トデータの駆動を抑止する。又、v3タイミングの後 は、リードライト変換部60がエラー検出信号線51の "0"を受け、リード/ライト中継線45が"0"とな っても"1"に変換してリードライト変換出力線61に 出力する。従って、V4タイミングにリード/ライト中 継線45が"0"となっても、拡張パスリード/ライト 制御線32は"1"の状態のままとなり、拡張バスには リードサイクルが起動されたように見える。

【0027】 v6タイミングになり、指定アドレスから 拡張パスデータ線22にリードデータが出力され、拡張 パスサイクル終了制御線33に拡張パスサイクル終了指 定として"0"が出力されると、パスタイミング変換部 40がこれを検出し、v7タイミングにアドレス出力制

御線13及び制御信号出力制御線46に"1"を出力し て拡張バスの拡張パスアドレス線12,拡張バスサイク ル開始制御線31及び拡張パスリード/ライト制御線3 2に対する拡張パス信号の駆動を中止し、共通パスサイ クル終了制御線43に"0"を出力して共通パスのライ トサイクルを終了させる。

【0028】以上が本実施例のバス拡張制御装置のライ トデータのエラーに対するエラー処理動作であり、拡張 バスに対するバスサイクルの起動を中止するのではな く、エラーを検出した場合にリードサイクルに変更する 10 ことにより、誤ったライトデータの書き込みが行われな いようにしてパスサイクルを終了させている。なお、リ クエストアドレスにエラーを検出した場合には、拡張バ スサイクルを起動することなく共通パスサイクルを終了 させる。

【0029】次に、中央処理装置から連続したライト要 求があり、各ライトサイクルが正常に動作した場合の動 作を、図3の波形図を参照して説明する。

【0030】w1タイミングからw8タイミングまでの 共通パス信号は、上述した図2の場合と同様である。リ 20 クエストアドレスのエラーを検出しなければ、エラー検 出部50はエラー検出信号線51に"1"を出力し続け るので、パスタイミング変換部40は、w3タイミング に、アドレス出力制御線13及び制御信号出力制御線4 6に"0"を出力し、拡張パスアドレス線12,拡張パ スサイクル開始制御線31及び拡張バスリード/ライト 制御線32に、図3に示す拡張バス信号を駆動する。ラ イトデータにもエラーがなければ、エラー検出信号線5 1は"1"の状態を継続するため、w4タイミングにな ると、パスタイミング変換部40はデータ方向制御線2 30 4に"1"を、データ出力制御線23に"0"を、リー ド/ライト中継線45にはライト指定の"0"を出力 し、拡張パスデータ線22にライトデータを駆動し、拡 張パスの各制御線(31,32,33)はライトサイク ルの動作状態となる。 書き込みが終了し、 w6タイミン グに拡張パスサイクル終了制御線33からパスサイクル 終了指定の"0"を受け取ると、パスタイミング変換部 40は、w7タイミングに、アドレス出力制御線13. データ出力制御線23及び制御信号出力制御線46に "1"を出力し、すべての拡張パス信号を停止させると 40 40,40 a パスタイミング変換部 共に、共通パスサイクル終了制御線43に"0"を出力 して共通パスのライトサイクルを終了させる。

【0031】 w9タイミングに、再び共通パスに対して ライトアクセスが開始されると、上述したタイミングで 拡張パスにライトサイクルを発生する。このように、共 通パスに対するアクセス要求から拡張パスにライトサイ クルが生成されるまでの時間は、従来の方式に比べて短 縮される。

R

[0032]

【発明の効果】以上説明したように、本発明のパス拡張 制御装置のエラー処理方式によれば、拡張バスサイクル の開始を、ライトデータのエラーチェックの結果を待た ずに行えるため、拡張パスに対する正常なアクセスを髙 速化できる効果がある。

【図面の簡単な説明】

【図1】本発明を用いたパス拡張制御装置の一実施例の 構成を示すプロック図である。

【図2】本実施例のエラー処理動作を説明するための波 形図である。

【図3】本実施例のライト要求に対する正常動作を説明 するための波形図である。

【図4】拡張バスを使用する情報処理装置の一般的な構 成を示すプロック図である。

【図5】同期式パスの一般的な動作を説明するための波 形図である。

【図6】従来のバス拡張制御装置の構成を示すプロック 図である。


【図7】従来のバス拡張制御装置のエラー処理動作を説 明するための波形図である。

【図8】従来のパス拡張制御装置の正常ライト動作を説 明するための波形図である。

【符号の説明】

- 1 中央処理装置
- 主記憶装置
- パス拡張制御装置
- 入出力装置または記憶装置
- 共通バス
- 6 拡張パス
- 10 アドレス信号インタフェース
- 20 データ信号インタフェース
- 30 制御信号インタフェース
- - 5.0 エラー検出部
 - 60 リードライト変換部


【図1】




- 11 12 13 12 12 22 23 24 13 23 33 14 24 45 45

- 46

[図2]




【図3】




中央処理装置 主記憶装置 5 共通バス 八拡張制御装置 る 拡張バス 入出力装置 または 記憶装置


[図5]



【図6】



[図7]



【図8】

